19 日本国特許庁 (JP)

⑪特許出願公開

⑫公開特許公報(A)

昭58-185091

⑤ Int. Cl.³G 11 C 11/34 8/00

識別記号

庁内整理番号 6549-5B 6549-5B

⑬公開 昭和58年(1983)10月28日

発明の数 2 審査請求 未請求

(全 10 頁)

図昇圧電圧出力回路および昇圧電圧出力回路を 備えたアドレスデコード回路

②特

願 昭57-68921

22出

願 昭57(1982)4月24日

⑫発 明 者 浅野正通

川崎市幸区小向東芝町1番地東京芝浦電気株式会社トランジス

タエ場内

⑩発 明 者 岩橋広

创出

願

川崎市幸区小向東芝町 1 番地東京芝浦電気株式会社トランジスタエ場内

タ工場内

人 東京芝浦電気株式会社

川崎市幸区堀川町72番地

⑭代 理 人 弁理士 鈴江武彦 外2名

明 細 章

1. 発明の名称

昇圧電圧出力回路 および 昇圧電圧出力回路 を備えたアドレスデュード回路

2. 特許請求の範囲

- (2) 前記昇圧電圧供給制御手段が、前記電圧 昇圧手段における昇圧電圧によってスイッチ制 御されるスイッチングトランジスタである特許 請求の範囲第1項に配載の昇圧電圧出力回路。
- (3) アドレス信号の一部信号によって複数の 出力端のうちの一つを選択する第1のアドレス

アコーメと、Cの第1のアドレステコーメの出 力が負荷回路に直列挿入されたスイッチングト ランジスタのゲートに供給され上記アドレス値 号の一部信号によって複数の出力端のうちの一 つを選択する第2のアドレスデョーメと、上記 アドレス佰号の幾りの倡号によって複数の出力 端のうちの一つを選択する第3のアドレステコ ーメと、上記第2のアドレスデコーメの各出力 端と複数の各行線との間に挿入され上記第3の アドレスデコーダの出力によってスイッチング 制御されるスイッチングトランジスタとを具備 し、上配第1、第3のアドレスデコーメのうち 少なくとも第1のアドレステコーメの出力段に、 昇圧電圧出力端子、入力信号の電圧レベルが変 化した際にとの信号電圧を電源電圧以上に昇圧 する覚圧昇圧手段、定常的に電源電圧以上の所 定電圧まで昇圧された昇圧電圧を保持する昇圧 電圧保持手段、上記電圧昇圧手段における昇圧 電圧 レベル に応じて上記 昇圧 電圧 保持手段 で保 持されている電圧を上記昇圧電圧出力端子に供

. 給する丼圧電圧供給制御手段からなる昇圧電圧 出力回路を備えてなることを特徴とする昇圧電 圧出力回路を備えたアドレスデュード回路。

3. 発明の詳細な説明

との発明は MO8 トランジスタによって構成される昇圧電圧出力回路および昇圧電圧出力回路を備えたアドレスデコード回路に関する。

ケートまたは、半導体メモリーにおける行継等 へ供給される。

第1図(b)には他の従来例を示す。とれは、遅 延回路部5と昇圧回路部6により構成され、遅 延回路部3はNチャネル型の MO8 トランジスタ Ti~Tiからなり、また昇圧固路部をはNチ ャネル型の MOS トランジスタTs ~Ts からな る。との回路では、信号が、が、1 *、信号が1 が" 0 "の状態で信号D, E, F, G かよび H がそれぞれ"0 *, *1 *, *1 *, *0 *, *0 *と なっている。次に信号分が"0 "となった後、 信号も」が「1~となると、まず、トランジス メエ。を通して信号す」により信号且が"1" レベルとなるが、との時、まだ信号をは"1° のため、信号はは"0"である。次に遅延回路 祝るを通して、信号正が" 0 "になるとトラン ジスメエ。を通して信号をが"0 ~となり、ト ランジスタT』がオフナるとともにトランジス メエ。もオフとなるため信号なが、1.ことなり、 コンテンサCiにより信号Hが昇圧される。

により上記目的を満足させている。ところが、 従来では昇圧された電圧を一定に保持する手段 がなく、昇圧を開始してから一定時間後には、 上記昇圧電圧出力回路の出力端子に接続されて いるP-N接合等においてリーク電流が発生し、 これにより昇圧された電圧が低下してしまって 上記目的を達成することができないという不都 合がある。

第1図(e)には別の従来例を示す。この回路は、 アコーメ等に良く用いられるもので、Nチャネ ル型の MOS トランジスタTiュ~Tiュから構成さ れている。すなわち、との回路は、アコーダク が選択されてその出力信号」が、0 %から"1" K なると、トランジスタTiiを通して信号 K も ' 0 "から" 1 "になるが、信号しが" 1 "の ため、トランジスタエュがオンし、信号製は * 0 ~である。次にトランジスメエロ。Tロか らなる R/D インパータ & による一定選延 時間後、 信号 L が * 0 * に なると、信号 M が * 1 * と な り、コンデンサC。により信号ドが昇圧される。 との時、トランジスタエコはカットオフする。 したがってトランジスメT14は3 個質動作とな り、信号MはVcにほとんど等しい。1 **レベル とまる。

しかしながら、第1図(a),(b),(e)に示す従来 の昇圧電圧出力回路における昇圧信号B,H, Kは、そとに接続されるP-N接合等に発生す るリーク電流により、一定時間後には低下して

特開昭58-185091(6)

の昇圧電圧 VHA ・ VHB を得てこれを保持する界 圧電圧保持回路の回路構成図である。この回路 は整成業子として作用する 8 個の E 型の MO8 ト ランジスタ 6 1 ないし 6 8 とカップリングコン アンサ 6 6 6 7 から構成されていて、上端に 第 9 図に示すような液形のパルス信号 6 1 ある いは 6 8 7 の各端子から前配昇圧電圧 VHA ・ VHB を得るようになっている。

第10図はこの発明に係る昇圧電圧出力回路をアドレスデュード回路に応用した実施例の回路構成図である。この回路は 6 ビットの外部アドレス信号 A 1 ないし A 6 が供給される図示しないアドレスペッファから出力される内部アドレス信号 A 1 , A 1 , A 1 , A 1 , A 1 , A 2 , A 2 , A 2 , A 3 , A 4 , C 2 って6 4 本の行継W L 1 ないしWL 64 のうちの1 本を選択するためのものである。

第10図において100は第1のアドレスデ

しe。に対して各4個プロ設けられ、上配内部 プドレス信号の一部信号As とAu , As と A. A. EA. A. EA. Thぞれの信号 の組み合せ、上配第1のアドレスデコーダ 100 の出力信号および各インパータ401ないし 404によるその反転信号を入力として、RD1 たいし RD16の16個の出力端のうちのいずれ か一つを選択する16個のデコーメ201たい し216から構成されている。とれらの各デコ ーチ201ないし216はデコーチ201に例 示するように、インパーメイの1による反転信 母、アドレス信号 A 。と A 。 それぞれをゲート 入力とする合計 3 個の E 型の駆動 MOS トランジ スチ251,252,253と、ゲートに上配 各出力端e」ないしe。の信号が入力されてと れら各信号によってスイッチング制御されるE 型の MOS トランジスタ 2 5 4 , およびとのトラ ン ジス タ 2 5 4 に 直列挿入される D 型の負荷 MOS トランジスタ 2 5 5 から構成されている。

第3のアドレステコーメ 300は、上記内部

コーダ、 2 0 0 は第 2 の T ドレスデコーダ、 3 0 0 は第 3 の T ドレステコーダである。

第1のアドレステコーメ100は、上記内部 アドレス信号の一部信号A」とAュ,A」と 組み合せを入力として、eiないしeiの4個 の出力端のりちのいずれか一つを選択する4個 のアコーメ101ないし104から構成されて いて、これらの各アコータ101ないし104 は、たとえば前記第3回あるいは第7回に示す よりに、テコーメ<u>39</u>とこの出力段に設けられ る昇圧電圧出力回路とから構成されている。そ して各アコーメ101ないし104内のアコー メ 3 9 の 駆動 MO8 トラン リスタ 3 8 の ゲートに アアレス信号A」とA」、A」とA」、… A」 とA: それぞれの信号の組み合せが入力され、 出力端e」ないしe。のいずれか一つから電源 電圧以上に昇圧された信号8が出力される。

第2のアドレステコーダ 200は、上記第1 のアドレステコーダ 100の各出力端 e 1 ない

ア P レ ス 信 号 の 残 り の 信 号 A s と A s ・ A s と A . . A . と A . . A . と A . それぞれの信号 の組み合せを入力として、イ゚゚ないし イ゚゚の 4 個 の出力端のうちのいずれか一つを選択する4個 のアコーメ301ないし301およびその反転 信号を得る 4 個のインパータ 3 0 5 ないし 308 から構成されていて、上配各デコーダ301な いしょ04は、たとえば前配第5図あるいは第 7 図に示すよりに、アコーメ<u>3 9</u> とこの出力段 に設けられる昇圧電圧出力回路とから構成され ている。そして各尹コーメ301ないし304 内のデコーメ<u>ョ9</u>の駆動 MOS トランジスタ 3 8 のゲートにアドレス信号A』とA』,A』と A_4 , A_5 と $\overline{A_5}$ と $\overline{A_6}$ それぞれの信号 の組み合せが入力され、出力端!」ないし!。 のいずれか一つから電源電圧以上に昇圧された 信号8が出力される。

また上記第2のアドレスデコー # 2 0 0 内の 1 6 個の各出力端 B D 1 ないし R D 1 6 には、各 4 個ずつで合計 6 4 個のスイッチ回路 5 0 1 な

持開昭58-185091(ア)

このような構成でなるアドレスデコード回路では、 A 1 と A 2 の 2 ピット分のアドレス信号で第 1 のアドレスデコーダ 1 0 0 の 4 個の出力増 e 1 ないしe 4 の 5 ちの一つを選択し、さらに A 2 と A 4 の 2 ピット分のアドレス信号で彰

かつ第3のアドレスデコーメ300により選択 されたゲートにも電原電圧Vcよりも十分に高い 電圧が入力されるため、選択された行線WLに も十分な" 1 "レベル(ほぼ Vc 電位)が得られ る。また前記した理由により、選択された出力 端ei ないしe, , i i ないし!, それぞれの うちの一つにおける昇圧電圧はリーク電流によ って低下するととがないので、選択された行線 WLからは常に十分な"1 "レベル出力が得ら れる。しかも、アコーメ101ないし104の 各出力段に昇圧電圧出力回路を設けず、トラン ジスタ25 d としてしきい値電圧がほぼ O V の 実性型のものを用いると、そのしきい値電圧の パラッキが出力端 R D の電位のパラッキとして 現われるが、との実施例の場合にはパラッキは 発生しない。

なか、この発明は上記実施例に限定されるものではなく、たとえば前記第2図ないし第5図に示す各実施例回路では、 VH』と VHb の二種類の昇圧電圧を供給する場合について説明したが、

2 の T ドレスアコー f 2 0 0 0 6 4 個 0 出力端 R D 1 ないし R D 4 , R D 5 ないし R D 8 , R D 9 ないし R D 1 3 ないし R D 1 6 0 0 うちのそれぞれ一つを選択し、また第 3 の T ドレスアコー f 2 0 0 0 4 個 0 出力端 f 1 ないし f 4 の うちの一つを A 5 と A 6 の 2 ピット 分の T ドレス 信号で選択して 6 4 個 の スイッチ 回路 P レス 信号で選択して 6 4 個 の スイッチ 回路 P レス は 5 0 1 ないし 5 6 4 の うち 1 6 個 の スイッチ 回路 P の トランジスタ 5 7 1 を オン スタ 5 7 2 を オフ させる ことに よ り、 1 本の 行級 を 選択 駆動 する ものである。

ところで第1のアドレスデコーダ100の4個のデコーダ101ないし104の各出力設には前配の昇圧電圧出力回路が設けられているために、第2のアドレスデコーダ200の選択されたデコーダ内のトランジスタ254のゲートには電源電圧 Vc よりも十分に高い電圧が入力され、その出力端 R D には十分な*1 *レベルが得られる。またスイッテ回路501ないし 664 内の各一方のトランジスタ571はE型であり、

以上説明したようにとの発明によれば、昇圧 電圧出力端子に定常的に所定レベルまで昇圧された電圧を供給するようにしたことによって、 リーク電流による昇圧電圧レベルの低下を防止 することができる昇圧電圧出力回路および昇圧 電圧出力回路を備えたアドレスデュード回路を 提供することができる。


4. 図面の簡単な説明


第1図(a)ないし(a)は従来の昇圧電圧出力回路の構成図、第2図ないし第7図はそれぞれとの発明に係る昇圧電圧出力回路の構成図、第8図は上配各実施例回路で使用される電圧を保持するための昇圧電圧保持回路の構成図、第9図は同回路の入力信号の波形図、第10図はこの発明に係る昇圧電圧出力回路を備えたアドレステコード回路の構成図である。

11 ··· 入力端子、12 · 3 6 ··· インパータ、
13 · 14 · 15 · 16 ··· デイプレッション型
の MO8 トランジスタ、20 · 21 · 31 · 33.
34 · 37 · 38 · 41 · 42 · 51 ~ 58 ···
エンハンスメント型の MOS トランジスタ、22 ··· 井圧電圧出力端子、23 · 32 · 35 · 43.
66 · 67 ··· コンデンサ、39 ··· デコーデ、
61 ~ 65 ··· カップリングコンデンサ、100 ··· 第1のアヤレスデコーデ、200 ··· 第2のア

ドレステコーダ、 3 0 0 … 第 3 の T ドレステコーダ、 5 0 1 ~ 5 6 4 … スイッチ回路。

出組入代理人 弁理士 鈴 江 武 彦





V_c 17 V_{Hb} 18 V_r 18 V_r 18 V_r 18 V_r 19 20 22 32 19 5

持開昭58-185091(3)

・しまい、これら昇圧信号を利用する半導体メモリーで充分な動作が期待できなくなるという欠点がある。

この発明は上記のような事情を考慮してなされたものであり、その目的とするところは、昇圧 電圧出力端子に定常的に所定レベルまで昇圧された電圧を供給することにより、リーク電流による昇圧電圧レベルの低下を防止することができる昇圧電圧出力回路および昇圧電圧出力回路を提供することにある。

以下図面を参照してとの発明の一実施例を説明する。第2図はこの発明に係る昇圧電圧出力回路の一実施例の回路構成図である。図において11は"1"レベルがたとえば5 Vで"0"レベルがアース電位(0 V)のデコーデ出力信号またはロジック入力信号 A が与えられる入力端子である。この入力端子11にはインペータ12の入力端が接続されるとともにディブレッション型(以下D型と略称する)の MOS トラン

タ13のソースに接続され、他方のトランジスタ21のゲートは上配インパータ12の出力端に接続される。また上配トランジスタ20, 21の直列接続点には昇圧電圧出力端子22が設けられる。なか、図中、トランジスタ20のゲート,ソース間に挿入されているコンデンサなりにある。また図中のトランジスタはすべてNチャネル型である。

次に上記のように構成された回路の動作を説明する。まず信号 A が * 0 * の時にはインパータ12の出力信号 P は * 1 * となり、トランンスタ13,15 および21がオンする。そしいプスタ13,15 および21がオンする。そしいでは、トランシスタ14,15 なる関係に設定してほけば、トランシスタ14のソースの信号 Q はほぼ Vc ナなわち 5 V になる。ここでトランシスタ16のしきいぼにを Vthisとした場合に、このトランシスタ16がオフする条件、 Vc 14 - Vth 16 < Vaice (た

シスタ13のドレインが接続される。このトラ ンシスタ13のソースにはD型の MOS トランツ スタ11のソースおよびゲートが接続され、さ らにトランジスタ11のドレインには2個の D 型の MOS トランツスタ15,16のソースが接 絞される。そして上記トランジスタ15のドレ インは、たとえば5Vに設定されている電隙電 圧 Vc が供給される端子11に接続され、トラン シスタ16のドレインは、定常的にたとえば 8 V に 昇圧、 保持されている 昇圧 電圧 V_{H a} が 供 給される端子18に接続される。上記トランジ スタ13,15のゲートは上記インパータ12 の出力端に接続され、トランジスタ16のゲー トは上記トランジスタ13のソースに接続され る。また定常的にたとえば7Vに昇圧、保持さ れている昇圧電圧Vabが供給される端子19と アース電位との間には2個のエンハンスメント 型(以下E型と略称する)の MOS トランシスタ 20,21が直列接続される。そして上記一方 のトランジスタ20のゲートは上記トランジス

だし Voieはトランツスタ16のゲート電圧、 Vsieはトランジスタ16のソース電圧)を考えた場合、トランジスタ16がD型トランジスタの一般的なしきい値電圧(例えば - 3 V)を持てば Voieはほぼ 0 V, Vs は 5 V であるからこの条件を満足するため、トランジスタ20がカットオフ、トランジスタ21がオンして、昇圧電圧出力端子22の信号8は 0 * (0 V) になる。

次に信号 A が、1 *になると、トランジスタ13 を通して信号 Q が、1 * (5 V)に充電され、この結果、トランジスタ16,20がオンする。また信号 A が、1 *になってからインペータ12による一定遅延時間経過後、信号 P が、0 *になってトランジスタ21がオフする。ここでトランジスタ13,15 のしきい値電圧を Vth13, Vth15 とした場合、両トランジスタ13,15 がオフする条件、 Vg13 - Vth13 < Vs13, Vo15 - Vth15 < Vs15, Vs15,

Vais はそれぞれトランジスタ13,150ゲー ト世圧及びリース単圧)を考えると、両トラン シスタが D 型トランシスタの一般的なしきい値 世圧を持てばとの条件を満たすので、 両トラン シスタ13,15はカットオフする。 したがっ て、との時、信号Qはトランジスタ20および コンデンサ23を介して昇圧され、5Vよりも 高い電圧になる。信号Qが5Vよりも高い電圧 に昇圧されることにより、トランジスタ16, 14を通して信号 Q は V±。の電圧 レベルすなわ ち8Vになり、トランジスタ20のゲートが 8 Vになることによって昇圧電圧出力端子 2 2 の信 号8は、トランジスタ10を通して Vab のレベ ルナなわち7 V となる。との結果、" 1 "レペ ルの電圧が5∨の信号Aは7∨に昇圧されて出 力されるととになる。そしてとの状態で、端子 22を介してリーク電流が流れたとしても、端 子19から電荷の補給が行なわれるため、信号 8が7Vから低下する恐れはない。したがって、 これによって昇圧電圧レベルの低下を防止する

ことができる。

第3回はこの発明に係る昇圧電圧出力回路の他の実施例の回路構成図である。この実施例回路が上配第2図の実施例回路と異なるところは、D型のMO8トランジスタ13の代わりにE型のMO8トランジスタ31を、入力端子11とトランジスタ14のソースとの間に接続するととも

に、トランジスタ15。16のジス共通接続点と昇圧電圧出力端子22との間に新たにコンデンサ32を接続した点にある。そして上配を型のトランジスタ31のゲートは前記端子17に接続される。

第4図はこの発明に係る昇圧電圧出力回路の

他の実施例の回路構成図である。との実施例回 路では昇圧電圧出力端子22と端子19との間 に、 2 個の R 型の MOB トランジスタまま, 3 4 とコンデンサるるからなる別の電圧昇圧回路を 設け、信号8に同期してとの信号8を昇圧する ようにしたものである。すなわち、この実施例 回路にかいて、信号Aが"0"で昇圧電圧出力 増子32の信号8が"0"のとき、トランジス メ 3 3 。 3 4 の接続点の信号 T は Vc ー Vtbss (Vibia はトランジスチョョのしきい値電圧で もり、Vc - Vilasaはたとえば 4 V)となる。ま た端子19には7Vの電圧 Vab が常時供給され ているため、トランジスタまもはカットオフし ている。女に信号Aが"1"となり、信号Bが ・1 *(7V)になると、コンテンサ36によ って信号Tは10V程度の高い電圧に昇圧され、 トランジスタ34がオンして端子19には上記 界圧された信号『の電圧が供給される。したが って、この実施例の場合、電圧 Vxb の供給能力 が低くてもよいという利点を持つ。

特開昭58-185091(5)

第5図はこの発明に係る昇圧電圧出力回路の他の回路無成図である。この実施例回路では、上配第4図に示す実施例回路のトランジスタメースに接続する代わりに、インペータメを全かして前記インペータ12の出力端に接続するとともに、入力端子11に与える信号AとしてE型の負荷MOSトランジスタメスタメーンとであるようにしたものである。

との実施例回路では、デコード回路 3 g が非選択状態の場合、信号 A かよび Q が 0 ° となるため、 負荷 MOS トランジスタ 3 7 はオフし、デコード 3 g にかける電力 消費は 0 である。一方、デコード 3 g が選択状態の場合、 駆動 MOS トランジスタ 3 8 , 3 8 , …はすべてオフするため、トランジスタ 1 5 , 1 4 を通して信号 Q が 1 ° に充電され、さらにトランジスタ 3 1 なよび 3 7 を通して信号 A が 1 ° に充電され

サ・3の一端およびドレインに、ソースは信号 Q点にそれぞれ接続され、またコンテンサ・3 の他端は発振信号 OSC が供給される端子・5に 接続される。

たか、との実施例回路ではD型のトランジスタ13の代りに、ゲートが増子17に接続されたD型のトランジスタ31が用いられている。

との実施例回路において発掘信号 OSC は常時で1 **(5 V)と** 0 **(0 V) を繰り返して の **(0 V) を は で も で も で の **で も る が、 信号 A が ** 0 **の 時 は 信号 Q も ** 0 **で も る か 、 信号 B も ** 0 **で も る ・ ひ ク ス タ 1 **で た て で も る ・ ひ ク ス タ 1 **で た て で た て で た て で た て で た て で た て で た で で し て で た で で と も が な フ け る と も で で で の と き 、 ト ラン ジス タ 2 0 を で で の と き で で の と き で で と な り い の と と な び の と き で で と な り 、 OSC が 5 V の と ま だ く く く と な り 、 OSC が 5 V の と ま に た と だ く V)と な り 、 OSC が 5 V の と き で で と な り 、 OSC が 5 V の と き で で で か か い で で と な り 、 OSC が 5 V の と な り 、 OSC が 5 V の と き で で か か い で で か り と な り 、 OSC が 5 V の と き で で か か い で で か り と な り 、 OSC が 5 V の と き で で か か い で で か り と な り 、 OSC が 5 V の と き で か か か い か い か り と な り 、 OSC が 5 V の と き で か か か い か り と な り で か り と な り で か り と な り で か り で か か り と な り で か り で か り と な り で か り と な り で か り で か り と な り と な り で か り と な り と な り で か り と な り で か り と な り で か り と な り と な り い り と な り と な り と な り と な り と な り と な り と な り と な り と な り と な り と な り と な り と な り と な り と な り り と な り と か と な り

る。信号 A が * 1 * になるとインパータ12により信号 P が * 0 * となり、トランジスタ15がカットオフする。次にインパータ36による一定遅延時間経過後、トランジスタ16がオンして、その後、信号 Q が昇圧される。なか、上配インパータ36はトランジスタ15,16がとして、オン状態となることを避けるために設けられている。

第6図はこの発明に係る昇圧電圧出力回路の他の実施例の回路構成図である。この代別になった。この代別に対するのとなった。のようには前記第2図に示すまが例の図ののとなった。の代別に2個のコンサインによりにしたものです。なりには増子17に、ゲートはこのウンはもりに対けるためには増子17に、ゲートはこのウンはもりに対けるよくないというでは増子(リーテートに対り接えるパワーテートに対り接えるパワーテートに対り接えるパワーテートに対り接えるパワーテートに対り接えるパワーテートに対り接えるパワーテートに対り接えるパワートに対します。


は 5 V + 4 V = 9 V となるので、トランジスタ 4 3 を通して信号 Q が充分昇圧される。との結 果、トランジスタ 3 0 を通して Vxb の レベルが 増子 2 3 K 出力される。

第7回はこの発明に係る昇圧電圧出力回路の他の実施側の回路構成図である。この実施例回路は前配第5回に示す実施例回路のトランタスタ15,15の代りに、上記2個のE型のトランタスタ41,42とコンデンサ43からなる回路を設けるようにしたものであり、トランタスタ42のソースがトランクスタ14のドレインと増子22との間にコンデンサ32が設けられている。


との実施例回路および上記第6図の実施例回路では、いずれもパワーダウン信号PDを"0"にしてトランジスタ 41をオフさせることにより、信号 Qは"0"になり、回路消費電流を0にすることができる。

第8図は上配各実施例回路で使用される2種


第 4 図




第 5 図




第6図




第 7 図





第 8 图



第9図







AN - 83-185091

TI - BOOSTED VOLTAGE OUTPUT CIRCUIT AND ADDRESS DECODING CIRCUIT
HAVING SAID BOOSTED VOLTAGE OUTPUT CIRCUIT

PA - (2000307) TOSHIBA CORP

IN - ASANO, MASAMICHI; IWAHASHI, HIROSHI

PN - 83, 10, 28 J58185091, JP 58-185091

AP - 82. 04. 24 82JP-068921, 57-68921

SO - 84. 02. 09 SECT. P, SECTION NO. 253; VOL. 8, NO. 31, PG. 113.

IC - G11C-011/34; G11C-008/00

JC - 45.2 (INFORMATION PROCESSING--Memory Units)

FKW - R097 (ELECTRONIC MATERIALS--Metal Oxide Semiconductors, MOS)

AB - PURPOSE: To prevent a drop of the voltage level due to a leakage current, by providing a boosted voltage output terminal, a voltage boosting means, a boosted voltage holding means and a boosted voltage supply control means and then supplying steadily the voltage boosted up to a prescribed level to the boosted voltage output terminal.

CONSTITUTION: When an input signal A is set at "1", a signal Q is set at "1" via a TR13. Then TR16 and 20 are turned on. A signal P passes through an inverter 12 is set at "0", and a TR21 is turned off. If the TR13 and 15 are set to be turned off, the signal Q is boosted via the TR20 and a capacitor 23 and reaches the level of the voltage VH(sub a) boosted steadily via the TR16 and 14. This voltage is applied to the gate of the TR20, and a signal S of a boosted voltage terminal 22 is delivered with another boosted voltage VH(sub b). As a result, a drop of the boosted voltage level can be prevented since the electric charge is supplied through a terminal 19 although a leakage current flows via the terminal 22.